

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2004-022773

(43)Date of publication of application : 22.01.2004

(51)Int.Cl.

H01L 29/47  
H01L 21/338  
H01L 29/423  
H01L 29/778  
H01L 29/812  
H01L 29/872

(21)Application number : 2002-175243

(71)Applicant : NEC CORP

(22)Date of filing : 17.06.2002


(72)Inventor : ANDO YUJI  
MIYAMOTO HIRONOBU  
OKAMOTO YASUHIRO  
KASAHARA TAKEMOTO  
NAKAYAMA TATSUO  
KUZUHARA MASAOKI

## (54) SEMICONDUCTOR DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a GaN-based semiconductor device that is excellent in power performance and reliability by improving the heat resistance of a Schottky junction electrode.

SOLUTION: In the semiconductor device having a Schottky gate electrode 17 which is in contact with an AlGaIn electron supply layer 14, the gate electrode 17 is constituted in a laminated structure of a first metallic layer 171 formed of one of Ni, Pt, and Pd; a second metallic layer 172 formed of one of Mo, Pt, W, Ti, Ta, MoSi, PtSi, WSi, TiSi, TaSi, MoN, WN, TiN, and TaN; and a third metallic layer formed of one of Au, Cu, Al, and Pt. Since the material of the second metallic layer has a high melting point, the layer works as a barrier against the interdiffusion between the first and the second metallic layers, and the deterioration of the gate characteristic caused by a high-temperature operation can be suppressed. In addition, since the first metallic layer 171 in contact with the electron supplying layer 14 has a large work function, a high Schottky barrier is formed and an excellent Schottky contact is obtained.



## LEGAL STATUS

[Date of request for examination]

14.07.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

AVAILABLE COPY

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-22773

(P2004-22773A)

(43) 公開日 平成16年1月22日(2004.1.22)

(51) Int.Cl.<sup>7</sup>

F I

テーマコード (参考)

H O 1 L 29/47

H O 1 L 29/48

M

4 M 1 0 4

H O 1 L 21/338

H O 1 L 29/48

D

5 F 1 0 2

H O 1 L 29/423

H O 1 L 29/58

Z

H O 1 L 29/778

H O 1 L 29/80

H

H O 1 L 29/812

H O 1 L 29/80

M

審査請求 未請求 請求項の数 9 O L (全 13 頁) 最終頁に続く

(21) 出願番号

特願2002-175243 (P2002-175243)

(22) 出願日

平成14年6月17日 (2002.6.17)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(74) 代理人 100096253

弁理士 尾身 祐助

(72) 発明者 安藤 裕二

東京都港区芝五丁目7番1号 日本電気株式会社内

(72) 発明者 宮本 広信

東京都港区芝五丁目7番1号 日本電気株式会社内

(72) 発明者 岡本 康宏

東京都港区芝五丁目7番1号 日本電気株式会社内

最終頁に続く


(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 ショットキー接合電極の耐熱性を改善し、パワー性能、信頼性に優れた GaN 系半導体装置を提供する。

【解決手段】 AlGaIn 電子供給層 14 に接触したショットキー性のゲート電極 17 を有する半導体装置において、ゲート電極 17 を Ni、Pt、Pd の何れかにより形成された第 1 金属層 171、Mo、Pt、W、Ti、Ta、MoSi、PtSi、WSi、TiSi、TaSi、MoN、WN、TiN、TaIn の何れかにより形成された第 2 金属層 172、Au、Cu、Al、Pt の何れかにより形成された第 3 金属層の積層構造とする。第 2 金属層の材料は高融点であるため第 1 金属層金属と第 3 金属層金属の相互拡散に対するバリヤとして働き、高温動作によるゲート特性劣化が抑制される。AlGaIn 電子供給層 14 と接する第 1 金属層金属は仕事関数が高いためショットキー障壁が高く良好なショットキー接触が得られる。

【選択図】 図 1



(図1)

## 【特許請求の範囲】

## 【請求項1】

Ga、Al<sub>1-v</sub> (但し、 $0 \leq v \leq 1$ ) をIII族側元素の主成分としNをV族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第1金属層、第2金属層、第3金属層が順次積層された積層構造からなり、前記第1金属層は、Ni、Pt、Pd、Ni<sub>z</sub>Si<sub>1-z</sub>、Pt<sub>z</sub>Si<sub>1-z</sub>、Pd<sub>z</sub>Si<sub>1-z</sub>、Ni<sub>z</sub>N<sub>1-z</sub>、Pd<sub>z</sub>N<sub>1-z</sub> (但し、 $0 < z < 1$ ) のいずれかから選択された材料からなり、前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo<sub>x</sub>Si<sub>1-x</sub>、Pt<sub>x</sub>Si<sub>1-x</sub>、W<sub>x</sub>Si<sub>1-x</sub>、Ti<sub>x</sub>Si<sub>1-x</sub>、Ta<sub>x</sub>Si<sub>1-x</sub>、Mo<sub>x</sub>N<sub>1-x</sub>、W<sub>x</sub>N<sub>1-x</sub>、Ti<sub>x</sub>N<sub>1-x</sub>、Ta<sub>x</sub>N<sub>1-x</sub> (但し、 $0 < x < 1$ ) のいずれかから選択された材料からなり、前記第3金属層は、Au、Cu、Al、Ptのいずれかから選択された材料からなることを特徴とする半導体装置。

10

## 【請求項2】

Ga、Al<sub>1-v</sub> (但し、 $0 \leq v \leq 1$ ) をIII族側元素の主成分としNをV族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第1金属層、第2金属層が順次積層された積層構造からなり、前記第1金属層は、Ni<sub>y</sub>Si<sub>1-y</sub>、Pt<sub>y</sub>Si<sub>1-y</sub>、Pd<sub>y</sub>Si<sub>1-y</sub>、Ni<sub>y</sub>N<sub>1-y</sub>、Pd<sub>y</sub>N<sub>1-y</sub> (但し、 $0 < y < 1$ ) のいずれかから選択された材料からなり、前記第2金属層は、Au、Cu、Al、Ptのいずれかから選択された材料からなることを特徴とする半導体装置。

20

## 【請求項3】

Ga、Al<sub>1-v</sub> (但し、 $0 \leq v \leq 1$ ) をIII族側元素の主成分としNをV族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第1金属層、第2金属層、第3金属層が順次積層された積層構造からなり、前記第1金属層は、Ni<sub>z1</sub>Si<sub>1-z1</sub> (但し、 $0.4 \leq z1 \leq 0.75$ )、Pt<sub>z2</sub>Si<sub>1-z2</sub> (但し、 $0.5 \leq z2 \leq 0.75$ )、Pd<sub>z3</sub>Si<sub>1-z3</sub> (但し、 $0.5 \leq z3 \leq 0.85$ )、Ni<sub>z4</sub>N<sub>1-z4</sub> (但し、 $0.5 \leq z4 \leq 0.85$ )、Pd<sub>z5</sub>N<sub>1-z5</sub> (但し、 $0.5 \leq z5 \leq 0.85$ ) のいずれかから選択された材料からなり、前記第2金属層は、Mo、Pt、W、Ti、Ta、Mo<sub>x</sub>Si<sub>1-x</sub>、Pt<sub>x</sub>Si<sub>1-x</sub>、W<sub>x</sub>Si<sub>1-x</sub>、Ti<sub>x</sub>Si<sub>1-x</sub>、Ta<sub>x</sub>Si<sub>1-x</sub>、Mo<sub>x</sub>N<sub>1-x</sub>、W<sub>x</sub>N<sub>1-x</sub>、Ti<sub>x</sub>N<sub>1-x</sub>、Ta<sub>x</sub>N<sub>1-x</sub> (但し、 $0 < x < 1$ ) のいずれかから選択された材料からなり、前記第3金属層は、Au、Cu、Al、Ptのいずれかから選択された材料からなることを特徴とする半導体装置。

30

## 【請求項4】

Ga、Al<sub>1-v</sub> (但し、 $0 \leq v \leq 1$ ) をIII族側元素の主成分としNをV族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第1金属層、第2金属層が順次積層された積層構造からなり、前記第1金属層は、Ni<sub>y1</sub>Si<sub>1-y1</sub> (但し、 $0.4 \leq y1 \leq 0.75$ )、Pt<sub>y2</sub>Si<sub>1-y2</sub> (但し、 $0.5 \leq y2 \leq 0.75$ )、Pd<sub>y3</sub>Si<sub>1-y3</sub> (但し、 $0.5 \leq y3 \leq 0.85$ )、Ni<sub>y4</sub>N<sub>1-y4</sub> (但し、 $0.5 \leq y4 \leq 0.85$ )、Pd<sub>y5</sub>N<sub>1-y5</sub> (但し、 $0.5 \leq y5 \leq 0.85$ ) のいずれかから選択された材料からなり、前記第2金属層は、Au、Cu、Al、Ptのいずれかから選択された材料からなることを特徴とする半導体装置。

40

## 【請求項5】

前記半導体層は、サファイヤ基板、SiC基板、GaN基板のいずれかの基板上に形成された複数の化合物半導体層上に形成されていることを特徴とする請求項1から4のいずれ

50

かに記載の半導体装置。

【請求項6】

前記半導体層が、AlGa<sub>1-u</sub>N層（但し、 $0 \leq u \leq 1$ ）であることを特徴とする請求項1から5のいずれかに記載の半導体装置。

【請求項7】

前記半導体層が、GaNチャネル層またはInGaNチャネル層上に形成されたAlGaN電子供給層であることを特徴とする請求項1から5のいずれかに記載の半導体装置。

【請求項8】

前記半導体層が、AlGaN電子供給層上に形成されたGaNチャネル層またはInGaNチャネル層であることを特徴とする請求項1から5のいずれかに記載の半導体装置。

10

【請求項9】

前記半導体層が、n型GaNチャネル層であることを特徴とする請求項1から5のいずれかに記載の半導体装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】

本発明はGaNを主材料として含む、マイクロ波帯で使用される高出力半導体装置に関し、特に、耐熱性、パワー性能に優れた半導体装置に用いるショットキー接合電極に関するものである。

【0002】

20

【従来の技術】

図8は、この種の従来の半導体装置の断面図である。このような半導体装置は、例えば、ミシュラ（U. K. Mishra）らにより、文献アイ・イー・イー・イー・トランザクシヨonz・オン・マイクロウェーブ・セオリー・アンド・テクニクス（IEEE Trans. Microwave Theory Tech.）、第46巻、第6号、756頁、1998年に報告されている。

図8に示すように、半導体装置は、例えば、ヘテロ接合電界効果トランジスタであり、サファイア基板上に積層された半導体層を有している。サファイア基板61には、窒化アルミニウム（AlN）からなるバッファ層62、窒化ガリウム（GaN）チャネル層63、窒化アルミニウム・ガリウム（AlGaN）電子供給層64が順次形成されて半導体層の積層体を構成している。

30

そして、AlGaN電子供給層64に接してソース電極6Sおよびドレイン電極6Dが形成され、これらはオーム性接触がとられている。さらに、AlGaN電子供給層64に接してゲート電極67が形成され、これはショットキー性接触がとられている。ここでゲート電極67は、Ni層671とAu層672の積層構造からなる。

【0003】

【発明が解決しようとする課題】

GaN、AlGaN等のGaN系半導体のショットキー界面においては、フェルミレベルのピンニングの影響が小さいため、障壁高さ（ $\phi_B$ ）が金属の仕事関数（ $W_m$ ）と半導体の電子親和力（ $\chi_s$ ）の差で決定される。

40

$$\phi_B = W_m - \chi_s$$

・・・(1)

このため、従来技術による半導体装置のショットキー接合電極67においては、AlGaN層64に接して、仕事関数が高い金属、例えば、Ni、Pt、Pd等からなる金属層（671）を形成していた。また、この金属層（671）上に形成されるAu層672は、電極抵抗を低減するために用いられている。

ショットキー接合電極67を構成するNi、Pt、Pdでは高いショットキー障壁が得られる反面、例えば、Niは転移点約353℃と低いなど、熱的に不安定であるという問題がある。GaNを主たる材料とする半導体装置では、高電流密度（ $\sim 1 \text{ A/mm}$ ）、高耐圧（ $\sim 100 \text{ V}$ ）が得られるため、高電力密度（ $1 \sim 10 \text{ W/mm}$ ）での動作が可能になる。そのような動作状態では、自己発熱に伴いゲート電極近傍の温度が400℃以上ま

50

で上昇するため、Ni、Pt、Pdの熱拡散および金属層672を構成するAuとの合金化反応が顕著であった。

#### 【0004】

このことを確かめるために、図8に示す従来の半導体装置に熱処理(500℃15分)を施した。このときの熱処理前、熱処理後の半導体装置の逆方向ゲート電流-電圧特性を図9に示す。図9は、縦軸がゲート電流(A/mm)であり、横軸がゲートドレイン電圧(V)である。図9によると、従来の半導体装置では熱処理により逆方向ゲート電流が1桁程度上昇した。

さらに、オージェ分光分析を用いて、熱処理前、熱処理後におけるこの半導体装置の構成元素の深さ方向分布を調べた。図10は、熱処理前のオージェ・プロファイル、図11は、熱処理後のオージェ・プロファイルである。図10および図11は、縦軸がオージェ強度(a.u.)であり、横軸がスパッタ時間(分)である。従来の半導体装置では500℃の熱処理によりNiとAuの相互拡散が生じることが確かめられた。したがって、熱処理により逆方向ゲート電流が増加したのは、NiとAuの合金化が促進され、NiAu合金の仕事関数がNiの仕事関数より小さいためにAlGaIn電子供給層64との界面のショットキー障壁が低下したものと考えられる。また、高温ではショットキー接合電極(671)を構成するNiのAlGaIn電子供給層64への熱拡散が生じ、深い準位が形成されて、素子特性が不安定になるという問題があった。

本発明は、上述した従来技術の問題点に鑑みてなされたものであって、その目的は、ショットキー接合電極の耐熱性を向上させ、電力性能、信頼性に優れたGaNを主材料とする半導体装置を提供することにある。

#### 【0005】

##### 【課題を解決するための手段】

本発明は、このような課題を解決するために、 $Ga_vAl_{1-v}$  (但し、 $0 \leq v \leq 1$ ) をIII族側元素の主成分としNをV族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第1金属層、第2金属層、第3金属層が順次積層された積層構造からなり、前記第1金属層は、Ni、Pt、Pd、 $Ni_xSi_{1-x}$ 、 $Pt_xSi_{1-x}$ 、 $Pd_xSi_{1-x}$ 、 $Ni_zSi_{1-z}$ 、 $Pd_zSi_{1-z}$  (但し、 $0 < z < 1$ ) のいずれかから選択された材料からなり、前記第2金属層は、Mo、Pt、W、Ti、Ta、 $Mo_xSi_{1-x}$ 、 $Pt_xSi_{1-x}$ 、 $W_xSi_{1-x}$ 、 $Ti_xSi_{1-x}$ 、 $Ta_xSi_{1-x}$ 、 $Mo_xN_{1-x}$ 、 $W_xN_{1-x}$ 、 $Ti_xN_{1-x}$ 、 $Ta_xN_{1-x}$  (但し、 $0 < x < 1$ ) のいずれかから選択された材料からなり、前記第3金属層は、Au、Cu、Al、Ptのいずれかから選択された材料からなることを特徴としている。

#### 【0006】

また、本発明は、 $Ga_vAl_{1-v}$  (但し、 $0 \leq v \leq 1$ ) をIII族側元素の主成分としNをV族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第1金属層、第2金属層が順次積層された積層構造からなり、前記第1金属層は、 $Ni_ySi_{1-y}$ 、 $Pt_ySi_{1-y}$ 、 $Pd_ySi_{1-y}$ 、 $Ni_yN_{1-y}$ 、 $Pd_yN_{1-y}$  (但し、 $0 < y < 1$ ) のいずれかから選択された材料からなり、前記第2金属層は、Au、Cu、Al、Ptのいずれかから選択された材料からなることを特徴としている。

ここで、好ましくは、半導体層は、 $Al_uGa_{1-u}N$  (但し、 $0 \leq u \leq 1$ ) で表される。

#### 【0007】

##### 【作用】

第1金属層から第3金属層までの積層構造において、第2金属層が第1金属と第3金属の相互拡散を抑制し信頼性が向上する。また、第1金属が仕事関数が大きいので、ショット

10

20

30

40

50

キー障壁が高く、良好なショットキー接触を有する半導体装置が得られる。また、第1金属層および第2金属層からなる積層構造では、第1金属のGa<sub>0.3</sub>N系半導体への熱拡散が抑制され、信頼性が向上する。このため、半導体装置の高温特性、電力性能に寄与するところ大となる。

【0008】

【発明の実施の形態】

以下、図面を参照しながら実施例に即くして発明の実施の形態を説明する。

(第1の実施例)

図1、図2および図3を参照して本発明の第1の実施例を説明する。

図1は、この実施例によるAlGa<sub>0.3</sub>N/GaN系ヘテロ接合電界効果トランジスタ(Hetero-Junction Field Effect Transistor; HJFET)の断面構造を示す図である。このトランジスタは、サファイア基板11上に形成される。図1において、サファイア基板11上に、アンドープのAlNバッファ層12、アンドープのGaNチャネル層13、アンドープのAlGa<sub>0.3</sub>N電子供給層14の半導体層が順次形成されている。そして、AlGa<sub>0.3</sub>N電子供給層14に接してソース電極6S、ドレイン電極6Dが形成され、オーム性接触がとられている。さらに、AlGa<sub>0.3</sub>N電子供給層14と接してNi層171、Mo層172、Au層173の積層構造からなるゲート電極17が形成され、このゲート電極は、ショットキー性接触がとられている。GaNとAlGa<sub>0.3</sub>Nの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、GaNチャネル層13のAlGa<sub>0.3</sub>N電子供給層14との界面近傍には2次元電子ガスが形成される。HJFETは、ゲート電極17の電位で2次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。

この実施例の半導体装置は、以下のようにして作製される。(0001) サファイア基板11上に、例えば分子線エピタキシャル成長(Molecular Beam Epitaxy; MBEと略する)法により、次に示す順および膜厚で順次成長させる。

アンドープAlN層(12) . . . 20 nm

アンドープGaN層(13) . . . 2 μm

アンドープAl<sub>0.3</sub>Ga<sub>0.7</sub>N電子供給層(14) . . . 30 nm

【0009】

ここで、AlGa<sub>0.3</sub>NとGaNは格子定数が異なるが、アンドープAl<sub>0.3</sub>Ga<sub>0.7</sub>N層14の膜厚30 nmは、転位発生の臨界膜厚以下である。

次に、AlGa<sub>0.3</sub>N層14上には、例えば、Ti/Alなどの金属を蒸着、アロイ処理することにより、ソース電極6S、ドレイン電極6Dをそれぞれ形成し、これら電極は、オーム性接触をとる。最後に、AlGa<sub>0.3</sub>N層14上に、例えば、蒸着・リフトオフ法により、次に示す順および膜厚で金属層を順次形成し、ショットキー接触するゲート電極17を形成する。

【0010】

Ni第1金属層(171) . . . 15 nm

Mo第2金属層(172) . . . 15 nm

Au第3金属層(173) . . . 200 nm

【0011】

このようにして、図1に示す半導体装置が作製される。

この実施例の特徴は、ゲート電極17がNi層171、Mo層172、Au層173の積層構造からなることである。Moは融点が約2630℃と高いため、NiとAuの相互拡散に対するバリヤとして働く。このため、高温においてもゲートリーク電流が抑制され、素子信頼性が向上した。また、AlGa<sub>0.3</sub>N電子供給層14に接する第1金属Niは、仕事関数が約4.6 eVと大きいため、ショットキー障壁が高く、良好なショットキー接触が得られる。

このような半導体装置に対して熱処理(500℃、15分)を施した。この時の熱処理前、熱処理後の半導体装置の逆方向ゲート電流-電圧特性を図2に示す。図2は、縦軸がゲ

ート電流 ( $A/mm$ ) であり、横軸がゲートドレイン電圧 ( $V$ ) である。図 2 に示すように、熱処理前後で逆方向ゲート電流の変化は殆ど見られず、Mo 層挿入による耐熱性向上の効果が確認された。

図 3 は、従来技術の特性と比較した、この実施例の半導体装置における飽和出力密度のゲート幅依存性を示す特性図である。図 3 の縦軸は、飽和電力 ( $W/mm$ )、横軸は半導体装置のゲート幅 ( $mm$ ) である。図中には従来技術による半導体装置における測定結果も示されている。従来技術において、ゲート幅が  $32\text{ mm}$  以上の大型素子では、自己発熱による飽和出力密度の大幅な低下が観測された。一方、この実施例では出力密度の低下は小さく、ゲート電極の耐熱性向上によるパワー性能の改善が確認された。

#### 【0012】

10

この実施例では、第 2 金属層を Mo 層 172 により構成したがこれを他の高融点金属層で置き換えても同様な効果が得られる。例えば、第 2 金属層 (172) を Pt 層、W 層、Ti 層、Ta 層のいずれかで置き換えてもよい。

また、第 2 金属層 (172) を高融点であり且つ熱的に安定な珪化金属層または窒化金属層で置き換えても同様な効果が得られる。例えば、第 2 金属層 172 を  $Mo_xSi_{1-x}$  層、 $Pt_xSi_{1-x}$  層、 $W_xSi_{1-x}$  層、 $Ti_xSi_{1-x}$  層、 $Ta_xSi_{1-x}$  層、 $Mo_xN_{1-x}$  層、 $W_xN_{1-x}$  層、 $Ti_xN_{1-x}$  層、 $Ta_xN_{1-x}$  層 (但し、 $0 < x < 1$ ) のいずれかで置き換えてもよい。

この実施例では、第 1 金属層を Ni 層 171 により構成したが、これを仕事関数が高い他の金属層で置き換えても同様な効果が得られる。例えば、第 1 金属層 171 を Pt 層ま

20

たは Pd 層で置き換えてもよい。また、この実施例では、第 3 金属層を Au 層 173 により構成したが、これを抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第 3 金属層 (173) を Cu 層、Al 層、Pt 層のいずれかで置き換えてもよい。

#### 【0013】

##### (第 2 の実施例)

次に、図 4 を参照して本発明の第 2 の実施例を説明する。

図 4 は、この実施例による AlGaIn/GaN 系 HJFET の断面構造を示す図である。この HJFET は、サファイア基板 21 上に形成された半導体層から構成されている。サファイア基板 21 上には、アンドープの AlN バッファ層 22 ( $20\text{ nm}$ )、アンドープ

30

の GaN チャネル層 23 (膜厚  $2\text{ }\mu\text{ m}$ )、アンドープ Al<sub>0.3</sub>Ga<sub>0.7</sub>N からなる AlGaIn 電子供給層 24 (膜厚  $30\text{ nm}$ ) の積層された半導体層が形成されている。AlGaIn 電子供給層 24 上には、これに接してソース電極 6S、ドレイン電極 6D が形成され、これらはオーム性接触がとられている。さらに AlGaIn 電子供給層 24 に接して第 1 金属層として Ni<sub>0.7</sub>Si<sub>0.3</sub> からなる NiSi 層 271 ( $15\text{ nm}$ )、第 2 金属層となる Au 層 272 ( $200\text{ nm}$ ) の積層構造からなるゲート電極 27 が形成され、これはショットキー性接触がとられている。GaN と AlGaIn の格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、GaN チャネル層 23 の AlGaIn 電子供給層 24 との界面近傍には、2 次元電子ガスが形成される。HJFET は、ゲート電極 27 の電位で 2 次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。

40

#### 【0014】

この実施例の特徴は、ゲート電極 27 が Ni<sub>0.7</sub>Si<sub>0.3</sub>、第 1 金属層 271、Au 第 2 金属層層 272 の積層構造からなることにある。Ni<sub>y</sub>Si<sub>1-y</sub> (但し、 $0 < y < 1$ ) は Ni-Si 間の結合力が強いため、Ni 単体よりも高温で安定である。好ましくは、 $0.4 \leq y \leq 0.75$  である。特に、 $0.65 \leq y \leq 0.75$  の場合には、融点が約  $1200^\circ\text{C}$  以上と非常に高く、また、Ni と比較して抵抗率増加も小さくより好ましい。このため、高温においても第 1 金属の AlGaIn 電子供給層 24 への熱拡散が抑制され、素子信頼性が向上した。

この実施例では、第 1 金属層を NiSi 層 271 により構成したが、第 1 金属層 (271

50

）を他の熱的に安定で仕事関数が高い珪化金属または窒化金属、例えばPtSi、PdSi、NiN、PdNで置き換えても同様な効果が得られる。ここで、第1金属層(271)を $Pt_ySi_{1-y}$ （但し、 $0.5 \leq y \leq 0.75$ ）、 $Pd_ySi_{1-y}$ （但し、 $0.5 \leq y \leq 0.85$ ）、 $Ni_yN_{1-y}$ （但し、 $0.5 \leq y \leq 0.85$ ）、 $Pd_yN_{1-y}$ （但し、 $0.5 \leq y \leq 0.85$ ）のいずれかで構成することがより好ましい。

また、この実施例では、第2金属層をAu層272により構成したが、これを抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第2金属層(272)をCu層、Al層、Pt層のいずれかで置き換えてもよい。

【0015】

（第3の実施例）

10

次に、図5を参照して本発明の第3の実施例を説明する。

図5は、この実施例によるAlGaIn/GaN系HJFETの断面構造を示す図である。このHJFETは、SiC基板31上に形成された半導体層から構成されている。SiC基板31上には、アンドープのAlNバッファ層32、アンドープのGaNバッファ層33（膜厚 $2\mu m$ ）、アンドープ $In_{0.1}Ga_{0.9}N$ からなるInGaNチャネル層34（膜厚 $15nm$ ）およびアンドープ $Al_{0.2}Ga_{0.8}N$ からなるAlGaIn電子供給層35（膜厚 $40nm$ ）の積層された半導体層が形成されている。

AlGaIn電子供給層35に接してオーム性接触をとるソース電極6Sおよびドレイン電極6Dが形成されている。さらに、AlGaIn電子供給層35に接して第1金属層として $Ni_{0.7}Si_{0.3}$ からなるNiSi層371、第2金属層としてMo層372、第3金属層としてAu層373の積層構造からなるゲート電極37が形成され、この電極はショットキー性接触がとられている。InGaNとAlGaInの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、InGaNチャネル層34のAlGaIn層35との界面近傍には2次元電子ガスが形成される。HJFETは、ゲート電極37の電位で2次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。

20

【0016】

この実施例の特徴は、ゲート電極37がNiSi層371、Mo層372、Au層373の積層構造から構成されていることである。Moは、融点が約 $2630^\circ C$ と高いため、NiとAuの相互拡散に対するバリヤとして働く。このため、高温においてもゲートリーク電流が抑制される。また、AlGaIn電子供給層35に接する第1金属は、 $Ni_ySi_{1-y}$ （但し、 $0 < y < 1$ 、より好ましくは $0.4 \leq y \leq 0.75$ ）のNi-Si間の結合力が強いためNi単体よりも高温で安定である。とくに、 $0.65 \leq y \leq 0.75$ の場合には、融点が約 $1200^\circ C$ 以上と非常に高く、また、Niと比較して抵抗率増加も小さい。このため、高温においても第1金属のAlGaIn電子供給層34への熱拡散が抑制されて素子信頼性が向上した。

30

この実施例においても、第1および第2の実施例と同様に、ゲート電極の耐熱性の向上が確認された。また、ゲート電極の耐熱性向上によるパワー性能の改善も確認された。

この実施例では、第1金属層(371)を $Ni_ySi_{1-y}$ により構成したが、これを他の熱的に安定で且つ仕事関数が高い珪化金属または窒化金属、例えばPtSi、PdSi、NiN、PdNで置き換えても同様な効果が得られる。ここで、さらに、望ましくは、 $Pt_ySi_{1-y}$ （但し、 $0.5 \leq y \leq 0.75$ ）、 $Pd_ySi_{1-y}$ （但し、 $0.5 \leq y \leq 0.85$ ）、 $Ni_yN_{1-y}$ （但し、 $0.5 \leq y \leq 0.85$ ）、 $Pd_yN_{1-y}$ （但し、 $0.5 \leq y \leq 0.85$ ）のいずれかで置き換えることである。

40

【0017】

この実施例では、第2金属層をMo層372により構成したが、これを他の高融点金属層で置き換えても同様な効果が得られる。例えば、第2金属層(372)をPt層、W層、Ti層、Ta層のいずれかで置き換えてもよい。また、第2金属層(372)を高融点でかつ熱的に安定な珪化金属層または窒化金属層で置き換えても同様な効果が得られる。例えば、第2金属層(372)を $Mo_xSi_{1-x}$ 層、 $Pt_xSi_{1-x}$ 層、 $W_xSi_{1-x}$ 層

50



$x$ 層、 $Ti_xSi_{1-x}$ 層、 $Ta_xSi_{1-x}$ 層、 $Mo_xN_{1-x}$ 層、 $W_xN_{1-x}$ 層、 $Ti_xN_{1-x}$ 層、 $Ta_xN_{1-x}$ 層（但し、 $0 < x < 1$ ）のいずれかで置き換えてもよい。

また、この実施例では、第3金属層をAu層373により構成したが、第3金属層（373）を抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第2金属層（373）をCu層、Al層、Pt層のいずれかで置き換えることができる。

【0018】

（第4の実施例）

次に、図6を参照して本発明の第4の実施例を説明する。

図6は、この実施例によるGaN系金属-半導体電界効果トランジスタ（MESFET）10の断面構造を示す図である。このMESFETは、SiC基板41上に形成された半導体層から構成されている。SiC基板41上には、アンドープのAlNバッファ層42、アンドープのGaNバッファ層43（膜厚1 $\mu$ m）、n型GaNチャネル層44（不純物濃度 $2 \times 10^{17}/cm^3$ 、膜厚150nm）の積層された半導体層が形成されている。

n型GaNチャネル層44上にこれに接してオーム性接触がとられるソース電極6Sおよびドレイン電極6Dが形成されている。さらに、GaNチャネル層44上にこれに接して第1金属層としてNi層471、第2金属層としてMo層472、第3金属層としてAu層473の積層構造からなるゲート電極47が形成され、この電極は、ショットキー性接触がとられている。n型GaNチャネル層44のゲート電極47との界面近傍には、空乏層が形成される。MESFETは、ゲート電極47の電位で空乏層厚を変調することにより、トランジスタとして動作させることができる。この実施例では、チャネル層をn型GaNにより構成したが、これをn型InGaNに置き換えてもよい。

【0019】

この実施例は、図1に示したゲート電極構造17をGaN系MESFETに適用したものである。したがって、第1の実施例と同様に、高温においても第1金属層と第3金属層の相互拡散が抑制され、素子信頼性が向上する。また、ショットキー障壁が高く、良好なショットキー接触が得られる。また、ゲート電極47を、図4に示したゲート電極構造27で置き換えてもよい。この場合には、第2の実施例と同様に、高温においても、NiのGaNチャネル層44への熱拡散が抑制され、素子信頼性が向上する。さらに、ゲート電極47を、図5に示したゲート電極構造37で置き換えてもよい。この場合には、第3の実施例と同様に、第1金属層と第3金属層の相互拡散が抑制されると共に、第1金属層のGaNチャネル層44への熱拡散が抑制され、素子信頼性が向上する。

【0020】

（第5の実施例）

次に、図7を参照して本発明の第5の実施例を説明する。

図7は、この実施例によるGaN/AlGaN系HJFETの断面構造を示す図である。このHJFETは、GaN基板51上に形成された半導体層から構成されている。GaN基板51上には、アンドープのAlNバッファ層52、アンドープのGaNチャネル層53（膜厚1 $\mu$ m）、n型Al<sub>0.2</sub>Ga<sub>0.8</sub>N（不純物濃度 $2 \times 10^{18}/cm^3$ 、膜厚30nm）からなるn型AlGaN電子供給層54、アンドープのGaNチャネル層55の積層された半導体層が形成されている。

GaNチャネル層55上にこれに接してオーム性接触がとられたソース電極6Sおよびドレイン電極6Dが形成されている。さらに、GaNチャネル層55上にこれに接して第1金属層としてNi<sub>0.5</sub>Si<sub>0.5</sub>からなるNiSi層571、第2金属層としてAu層572の積層構造からなるゲート電極57が形成され、この電極は、ショットキー性接触がとられている。GaNチャネル層55のAlGaN電子供給層54との界面近傍には、2次元電子ガスが形成される。HJFETは、ゲート電極57の電位で2次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。この実施例では、チャネル層をGaNにより構成したが、これをInGaNに置き換えてもよい。

【0021】

この実施例は、図4に示したゲート電極構造27をGaN/AlGaN系のHJFET構造に適用したものである。したがって、第2の実施例と同様に、高温においても、第1金属層のGaNチャネル層55への熱拡散が抑制され、素子信頼性が向上する。

また、ゲート電極57を、図1に示したゲート電極構造17で置き換えてもよい。この場合には、第1の実施例と同様に、高温においても第1金属層と第3金属層の相互拡散が抑制され、素子信頼性が向上する。また、ショットキー障壁が高く、良好なショットキー接触が得られる。

さらに、ゲート電極57を、図5に示したゲート電極構造37で置き換えてもよい。この場合には、第3の実施例と同様に、第1金属層と第3金属層の相互拡散が抑制されると共に、第1金属層のGaNチャネル層55への熱拡散が抑制され、素子信頼性が向上する。 10

#### 【0022】

以上、本発明を上記実施例に即して説明したが、本発明は、このような実施例のみ限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。例えば、上記実施例においてはショットキー接合電極が接触する半導体層としてGaN層またはAlGaN層を用いたが、InAlN層、InGaN層、InAlGaN層、AlN層を用いてもよい。また、GaN層、AlGaN層、InAlN層、InGaN層、InAlGaN層、AlN層の内の少なくとも1層を含む超格子層としてもよい。

更に、上記実施例においてはソース電極、ゲート電極、ドレイン電極が同一半導体層上に形成されたプレーナ構造をとっていたが、ソース電極およびドレイン電極の下に選択的にN形半導体からなるキャップ層が形成されたりセス構造であってもよい。また、ゲート電極がGaN、AlGaN等の半導体層内に埋め込まれた埋め込みゲート構造をとってもよい。 20

#### 【0023】

##### 【発明の効果】

以上、本発明によれば、GaN系半導体装置において、ショットキー接合電極をNi、Pt、Pdのいずれかにより形成される第1金属層、Mo、Pt、W、Ti、Ta、Mo<sub>x</sub>Si<sub>1-x</sub>、Pt<sub>x</sub>Si<sub>1-x</sub>、W<sub>x</sub>Si<sub>1-x</sub>、Ti<sub>x</sub>Si<sub>1-x</sub>、Ta<sub>x</sub>Si<sub>1-x</sub>、

Mo<sub>x</sub>N<sub>1-x</sub>、W<sub>x</sub>N<sub>1-x</sub>、Ti<sub>x</sub>N<sub>1-x</sub>、Ta<sub>x</sub>N<sub>1-x</sub>（但し、0<x<1

）の内のいずれかにより形成される第2金属層、Au、Cu、Al、Ptの内のいずれかにより形成される第3金属層の積層構造により構成する。これにより、第1金属と第3金属の相互拡散が抑制され、信頼性が向上する。また、第1金属は仕事関数が大きいため、ショットキー障壁が高く、良好なショットキー接触が得られる。 30

更に、ショットキー接合電極をNi<sub>y</sub>Si<sub>1-y</sub>、Pt<sub>y</sub>Si<sub>1-y</sub>、Pd<sub>y</sub>Si<sub>1-y</sub>、

Ni<sub>y</sub>N<sub>1-y</sub>、Pd<sub>y</sub>N<sub>1-y</sub>（但し、0<y<1）のいずれかにより形成される第

1金属層、Au、Cu、Al、Ptの内のいずれかにより形成される第2金属層の積層構造により構成すれば、第1金属のGaN系半導体への熱拡散が抑制され、信頼性が向上する。このため、半導体装置の高温特性、電力性能に寄与するところ大である。

##### 【図面の簡単な説明】

【図1】本発明の第1の実施例であるHJFETの断面構造を示す図である。

【図2】図1の半導体装置に対する熱処理前、熱処理後の逆方向ゲート電流－電圧特性を示す特性図である。 40

【図3】従来技術と比較した図1の半導体装置における飽和出力密度のゲート幅依存性を示す特性図である。

【図4】本発明の第2の実施例であるHJFETの断面構造を示す図である。

【図5】本発明の第3の実施例であるHJFETの断面構造を示す図である。

【図6】本発明の第4の実施例であるMESFETの断面構造を示す図である。

【図7】本発明の第5の実施例であるHJFETの断面構造を示す図である。

【図8】従来技術による半導体装置の断面構造を示す図である。

【図9】従来の半導体装置の熱処理前、熱処理後の逆方向ゲート電流－電圧特性を示す特性図である。

【図 10】従来の半導体装置の熱処理前のオージェ・プロファイルを示す図である。

【図 11】従来の半導体装置の熱処理後のオージェ・プロファイル示す図である。


【符号の説明】

- 6 D      ドレイン電極  
 6 S      ソース電極  
 1 1、2 1、6 1      サファイア基板  
 1 2、2 2、3 2、4 2、5 2、6 2      AlNバッファ層  
 1 3、2 3、5 5、6 3      GaNチャネル層  
 1 4、2 4、3 5、6 4      AlGaIn電子供給層  
 1 7、2 7、3 7、4 7、5 7、6 7      ゲート電極  
 1 7 1、4 7 1、6 7 1      Ni層  
 1 7 2、3 7 2、4 7 2      Mo層  
 1 7 3、2 7 2、3 7 3、4 7 3、5 7 2、6 7 2      Au層  
 2 7 1、3 7 1、5 7 1      NiSi層  
 3 1、4 1      SiC基板  
 3 3、4 3      GaNバッファ層  
 3 4      InGaInチャネル層  
 4 4      n型GaNチャネル層  
 5 1      GaN基板  
 5 3      AlGaInバッファ層  
 5 4      n型AlGaIn電子供給層


10

20


【図 1】




【図 2】




【 図 3 】




【 図 4 】




【 図 7 】




【 図 8 】




【 図 5 】




【 図 6 】




【 図 9 】



【 図 10 】



【 図 1 1 】



フロントページの続き

(51) Int. Cl.<sup>7</sup>

F I

テーマコード (参考)

H 0 1 L 29/872

(72) 発明者 笠原 健資

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

(72) 発明者 中山 達峰

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

(72) 発明者 葛原 正明

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

F ターム (参考) 4M104 AA04 AA07 BB02 BB04 BB05 BB06 BB14 BB17 BB18 BB21  
BB22 BB23 BB25 BB26 BB27 BB28 BB30 BB31 BB32 BB33  
BB36 BB38 CC03 FF16 GG12 HH05  
5F102 GB01 GC01 GD01 GJ02 GJ04 GJ10 GK04 GL04 GM04 GQ01  
GQ02 GR01 GS02 GT01

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☒ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**